未来十年晶体管成本降速趋缓 半导体价格或提高

文章来源:互联网 发布时间:2014-04-01
分享到
面对未来可能更高的成本,业界将竭尽所能的利用目前的28nm节点,由于利润并没那么高,其他公司可能更指望在16/14nm节点,因此,只有一些厂商会转移到20nm节点.

摩尔定律(Moore'sLaw)将在未来的十年持续发展,但每单位晶体管成本下跌的速度将随之减缓,无法再像过去一样快速降低了。根据新思科技董事长兼首席执行官AartdeGeus表示,芯片设计越来越复杂,逐渐推迟向更大晶圆的过渡,但也为其他替代技术开启了大门。

有些业界指出,28nm节点可能会是最后一次还能以新硅晶制程为客户带来完整的好处了──更低成本、功耗以及更高性能。

展望未来,“评判的标准将取决于每个晶体管成本降价的速度有多快──这同时也会是良率能多快提升的函数,”AartdeGeus指出,“随着晶体管降价速度减缓,半导体的价格很可能就必须提高,”才能使芯片制造商得以回收投资。

不过,AartdeGeus也转述英特尔资深院士MarkBohr的看法,他说MarkBohr表示看到一条可迈向7nm节点的发展道路,还“可能以某种方式降低每晶体管价格。”

目前对于未来节点的每晶体管成本资料掌握有限。不过,根据以往的发展经验,预计业界将能持续看到成本下降。由于缺少下一代微影工具,晶圆厂自20nm起就必须为一些芯片层进行两次图样(pattern)过程。但微影技术仅占芯片制造成本的四分之一。

面对未来可能更高的成本,业界将竭尽所能的利用目前的28nm节点,由于利润并没那么高,其他公司可能更指望在16/14nm节点,因此,只有一些厂商会转移到20nm节点。

这可能会为其他替代技术开启了另一扇门,如意法半导体(ST)以及其他业者提出的全耗尽型绝缘上覆硅(FD-SOI)技术。但这也会带动其他主导厂商大力支持FD-SOI。

考虑到成本不断的增加以及芯片制造的复杂度,半导体公司已经将从300mm晶圆过渡到45nn晶圆的时程延迟到2020年了。更大的晶圆有时虽可带来更低成本,但业界也相应地需要一款完整的工具,如今却还无法到位。

尽管如此,AartdeGeus对于未来发展仍抱持乐观看法。随着该公司推出重要的芯片设计软件升级,他表示,“我们可支持多几十亿种晶体管芯片,而在未来十年也将看到持续的进展。”

有趣的是,在以Synopsys公司工具完成的设计中,只有约5%的设计采用目前先进的28nm制程技术。180nm节点是目前最普遍的制程技术,在采用该工具的设计中约占30%,接着分别是65nm以及250nm节点。

“这的确是令人惊讶的数据分布,让我不得不再三确认图表与数字是否确,”AartdeGeus说,“但可以确定的是我们看到了大量转向28nm的趋势,接下来也将逐渐增加过渡至16/14nm节点。

收藏
赞一下
0